# JE129625(8a)

# **EUROPEAN PATENT OFFICE**

# Patent Abstracts of Japan

PUBLICATION NUMBER

56148846

PUBLICATION DATE

18-11-81

APPLICATION DATE

22-04-80

APPLICATION NUMBER

: 55053086

APPLICANT:

NEC CORP;

INVENTOR :

NITTA MITSURU;


INT.CL.

H01L 21/88

TITLE

MANUFACTURE OF CIRCUIT

**PATTERN** 



ABSTRACT :

PURPOSE: To obtain a microminiature circuit pattern by covering the first conductive film on a substrate, plating the second conductive film pattern thereon, then covering a protective film on the upper and side surfaces of the second film and etching the first film.

CONSTITUTION: The first conductor 2 is formed on titanium-palladium alloy or the like on a substrate 1 made of alumina, glass or the like. Then, a resist 3 is covered thereon, and a pattern is formed thereon by an exposure development. Subsequently, the second conductor 4 is formed of copper, gold or the like by an elctric plating. Further, the resist 3 is thermally shrinked to form gaps 6, and a protective film 5 is formed on the gap 6 and on the second conductor 4. The film 5 may be any which can endure against the etchant of the first conductor 2, and preferably be metal. Eventually, the resist 3 is removed, the film 5 is used as a mask to etch the first conductor 2, and a circuit pattern is obtained. Since the film 5 exists thereon, it can prevent the sidewise etching at the time of etching.

COPYRIGHT: (C)1981, JPO& Japio

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

# ⑩ 日本国特許庁 (JP)

① 特許出願公開

# ⑩公開特許公報(A)

昭56—148846

⑤Int. Cl.³H 01 L 21/88

識別記号

庁内整理番号 6741-5F 砂公開 昭和56年(1981)11月18日

発明の数 1 審査請求 未請求

(全 3 頁)

回回路パターンの製造方法

願 昭55-53086

Ø出 願 昭55(1980)4月22日

⑫発 明 者 新田満

@特

東京都港区芝五丁目33番1号日 本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 内原晋

明 細 当

1. 発明の名称

回路パターンの製造方法

### 2. 特許請求の範囲

基板上面の全面に第1の導体膜を形成する第1 の工程と、

前記第1の導体膜の上にレジストを形成しバターンを鴬光および現像する第2の工程と、

前記第1の導体を電視として第2の導体をメッキで形成する第3の工程と、

前配レジストで發われていない部分を拡大し前 配レジストと前記第2の導体との境界に制限をつ くる第4の工程と、

前配第2の導体を電信として第3の導体をメッキで形成する第5の工程と、

前記レジストを判離し前記第1の導体の不要部分をエッチングで除去する第6の工程とを含むことを特敵とする回路パターンの製造方法。

# 3. 発明の詳細な説明

本発明は回路パターンの製造方法に関する。 従来の回路パターンの形成方法においては、第 1 の導体をスパッタリングや蒸着により基板上の 全面に形成し、その上に、レジストを形成し、そ れにバターンを鮮光現像し、第1の導体を包括と して、第2の導体を電気メッキし、次にレジスト を剝離し、さらに、第2の導体バターンを保護膜 として不必要な第1 事体を部分的にエッチングで 除去している。この方法では、第1の導体の不必 製な部分のエッチングの際に回路パターンのサイ ドエッチングが承必要となる。この回路バターン のサイドエッチングは、回路バターンを細めたり 恭板所との密境力を低下させたりする欠点がある。 特に、回路パターンが微細化すると、前記サイド エッチングは、回路パターンの断線や回路パター ンを基板から浮かす等の状態を引き起こすことに なる。

本発明の目的は上述の欠点を解决しサイドエッチングの悪影響を軽減した回路パターンの数治方

**销開昭56-14884G(2)** 

法を提供することにある。

本発明の製造方法は、基板上面の全面に第1の 導体膜を形成する第1の工程と、

前配第1の導体膜の上にレジストを形成しバターンを属光および現像する第2の工程と、

前記第1の導体を電極として第2の導体をメッキで形成する第3の工程と、

前記レジストで獲われていない部分を拡大し前 記レジストと前配第2の導体との境界に間疑をつ くる第4の工程と、

前配第2の導体を電視として第3の導体をメッキで形成する第5の工程と、

前配レジストを剝離し前配第1の導体の不要な 部分をエッチングで除去する第6の工程とを含む ととを特徴とする。

次に本発明について図園を参照して詳細に説明する。本発明の一実施例を示す第1図および第2図を参照すると、まず、第2回図に示すように、アルミナまたはガラスなどの基板1の上に第1の導体2がスパッタリングや蒸煮技術により形成される。導体金属としては、一例として、チタン/パラジュームなどが用いられ、回路パターンの密着および第2

羽開昭36-148846(2) の導体 4 および第 3 の導体 5 の形成時の電標として用いられる。

次化、レジスト3が第1の事体2の上に形成される。このレジスタ3が稼状の場合には繁布され、フィルム状の場合には張り付けて、形成される(第2図(b))。

次に、このレジスト3が所要の回路パターンの マスクを介して梶光および現像される(第2図に)。

次に、第2(4)図に示すように、第1の専件2を 近極としレジストの同路パターン内に電気メッキ などにより第2の導体の一部4が形成される。こ の第2の導体金属の一例としては、第、銅/ニッ ケルおよび全などが用いられ、以上の工程は通常 一波に、用いられている周知の工法で行なわれる。

第2の導体4が形成されたあと、第2(i)図に示すように、再び規像することなどによりレジストパターンががわずかに拡大され、第2の導体4とメレジスト3のエッジとの間に間隙6が形成される。この間隙6を形成するのに、再現像によらず、新なレジストで、再び、購光および現像がされても

- 4 -

よく、また、加熱によりレジストが収縮されても よい。

次に、第2の課体4 および間際6 の部分に、無 1 の事体2を領権として、第3の導体5 が31の 等体2の不数部分のエッチング時の保護膜として 形成される。(原2 図(f))。この保護膜としては、 第1の導体のエッチング液に耐えるものであれば どのようなものでも良く、第2 の等体と同じ材料 でもよいが、回路パターンの窓瞼などの点から金 が最も良い。

さらに、第2回図のように、レジスト3が剝煙され、さらに、第1の課体の不要配分がエッチンク版でエッチング除去される。この時期3の選体5、すなわち、エッチング旅の保養離が、類2の選体4の上面および幽面で扱われ、さらに、第1の選体2の開路6の配分に形成されているので第2の選体ではサイドエッチングをする必要がなく、第1の異体2のサイドエッチングも国路パターンに与える運影響が小さくなる。

本発明には、サイドエッチングの機能弾を飛ぎ

し 敬細な回路パターンを製造できるという効果が ある。


#### 4. 図面の簡単な説明


第1 図および第2 図は、本発明の一実施例を示す図である。

親 1 図および第 2 図において、 1 …… アルミナ またはガラス遊板、 2 …… 第 1 の導体、 3 …… レ ジスト、 4 …… 第 2 の導体、 5 …… 第 3 の導体 (保護順)、 6 …… 間版。

代理人 弁理士 内 原







 $\mathcal{A}_{i}(b)$ 

# THIS PAGE BLANK (USPTO)